|
HRD,
Lunes, 22 de Mayo de 2006 - 16:06
|
|
AMD K8L: cuatro núcleos en un procesador
Otros factores que lo diferenciarán serán la caché, la memoria y el HyperTransport.
Por: Francisco Delgado Arrechea
En la reciente AMD's Spring Forum, Chuck Moore de AMD desveló parte del futuro de los procesadores de la compañía, que vendrá dado por el nuevo K8L. Este procesador incluirá diversas interesantes características, como una arquitectura de cuatro núcleos y mejoras en la caché, la memoria y el bus HyperTransport. K8L será el primer procesador con caché de nivel 3 desde el K6; cada núcleo tendrá su caché de nivel 2 independiente y todos compartirán la de nivel 3. Moore no ha dicho palabra de la cantidad de memoria que incluirá cada una de estas caché, pero al ser un procesador de 65nm, los ingenieros tendrán algo de espacio para jugar.
El K8L tendrá soporte para memorias DDR2 y DDR3 (cuando esté disponible), aunque está por verse si el mercado aceptará este nuevo formato de RAM y cuán rápido lo hace. Especialmente si tenemos en cuenta las declaraciones del director de marketing de DRAM de Samsung, Tom Trill, que asegura que no traerá un aumento significativo en el rendimiento en comparación con DDR2. En cambio, el bus HyperTransport sufrirá una mejora notable, pasando de funcionar a 1,4 GHz a 2,6 GHz. Sin embargo, todavía no se ha revelado cuantos enlaces HyperTransport usará el nuevo K8L (Optaron utiliza tres).
Por otra parte, AMD introducirá cuatro familias para los procesadores de cuatro núcleos en los próximos dos años, llamándose el primero “Deerhound”. Este deberá insertarse en un Socket F y estará orientado a servidores, siendo todavía de arquitectura K8, no K8L. Tampoco será compatible con FB-DIMM.
A principios de 2008 será cuando veamos los cuatro núcleos en nuestros escritorios, con el procesador “Greyhound”, este sí en arquitectura K8L y requerirá insertarse en un nuevo zócalo. Por tanto, incluirá HyperTransport a 2,6 GHz, soporte para DDR2 y DDR3, caché de nivel 3, y otras características como gestión de energía dinámica para cada sector de la CPU (tecnología inspirada el Yonah de Intel). Asimismo, tendrá predicciones de 32 bytes (ahora tenemos de 16) y la habilidad de procesar instrucciones SSE de 128 bits en un solo ciclo.
|
Leer comentarios (27)
¡Menéame!
